在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2911|回复: 3

[求助] hierarchy的layout如何抽出flattern的后仿网表

[复制链接]
发表于 2013-9-29 12:52:51 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
就是内部net名字与schematic不相干的
谢谢
 楼主| 发表于 2013-9-29 13:03:14 | 显示全部楼层
layout 不能flattern 否则gds文件太大跑不动
谢谢
发表于 2013-9-29 13:37:59 | 显示全部楼层
做 post layout extraction本来就是flatten netlist,不可能还保持hierarchical
如果你仅仅做lvs,是可以做hierarchical check或flatten check的,
举个例子,做extraction时候,block A 中的net和block B中的net就寄生电容,那么这个电容既没法在A也没法在B中处理,只能flatten到顶层来处理
发表于 2013-9-29 13:43:43 | 显示全部楼层
抽后仿不需要把layout flatten掉
顺便提一句,还有种case需要向你所说的netlist里面的net name不要反应电路
就是做IP的,不想给客户太多的信息,防止他们从网表提取电路,这时候就需要做一个flatten的netlist,
layout也需要有选择的flatten,既让layout减少信息,有让layout size不要太大,让人不可接受
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:42 , Processed in 0.017581 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表