PLL反馈回路的分频器相位噪声

lnsduseu · 发表于 2013-9-27 13:48:52

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

分频器用在PLL里面的反馈回路。相位噪声主要是1/f噪声+基底噪声组成。想要改善分频器的相位噪声：
1、通过尽量使得各个节点的信号的边缘陡峭是不是可以？？
2、1/f噪声跟W*L成反比，同比例增加W和L的值是不是可以改善相位噪声？？
各位大侠多多赐教啊。

lnsduseu · 发表于 2013-9-27 19:09:35

1、调整一些节点处MOS管的宽长比，是的边沿变得陡峭，对相位噪声确实会有一些改善。但是不明显。相位噪声大概在-125dBc@1KHz
2、我把W和L等比例的增大了二倍，在相同的负载下，相位噪声只有2个dB的改善。

lwjee · 发表于 2013-10-4 13:50:53

feed back 分频器的噪声主要来自于VCO和电源，在clk to q 的延时不是很大的情况下。

wfcawy · 发表于 2013-10-4 23:57:40

回复 3# lwjee

Yes, that's why sharpening the edge helps reduce the noise（smaller transfer gain）, so if the noise requirement is very high , optimize the output noise of ldo

lllyyy625 · 发表于 2013-10-6 20:27:56

顶起看更多大牛

lnsduseu · 发表于 2013-10-7 17:52:50

回复 3# lwjee

谢谢。不明白如果clk to q如果延时比较大的话对相位噪声是有什么影响？

lwjee · 发表于 2013-10-7 19:51:03

回复 6# lnsduseu

这样jitter就比较大，器件噪声影响也比较大

ftxhh2 · 发表于 2018-4-17 19:18:30

关注下，clktoq延时对Jitter的影响

gavid1128 · 发表于 2018-11-5 17:13:39

学习了

[求助] PLL反馈回路的分频器相位噪声

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2