13bit pipeline ADC 的SFDR仿真得到75dB，够用吗？

thefifaman

最近设计了一个10MHz 13bit pipeline ADC，在1MHz采样频率下做SFDR仿真，1024个采样点，SFDR的仿真结果，只有75dB，够用吗？
发现在0Hz处是次高峰，如果剔除0Hz这一点，那么SFDR可以有95dB。请问0Hz这里有个次高峰，是不是表明电路功能有问题或者仿真设置有问题？（输入信号是2.54+/-0.8*sin(f*t)，f=57/1024 MHz，参考电平是3.5V、2.5V和1.5V）



SHA有110dB，这个对于13bit 够用吗？


下图是最小台阶的仿真结果，直线是输入，台阶是输出数模转换后的模拟电平

朱立平

夠不夠用是要看系統應用需求與規格

thefifaman

回复 2# 朱立平


    现在还没有明确的应用要求，您看我的仿真结果在0Hz有个峰值，这是不是设计或者仿真设置有问题？

lonerinuestc

楼主是故意逗大家玩的吧，DC处的能量，你鸟他作甚呢？

adcer

回复 4# lonerinuestc


   一看楼主也不是逗着玩，再说值得么
dc分量是要去掉的，所以你的sfdr是95db，已经不错了

thefifaman

回复 5# adcer


    谢谢。我是将数字输出码用理想的14位DAC换成了差分模拟电平（Vcm+Digital*Vlsb）和（Vcm-Digital*Vlsb），然后再差分做DFT，不知道为什么会有直流分量。

kboost

回复 6# thefifaman


    不用关心DC能量，把DAC做成bipolar的量化码，就不会有DC能量了，DAC的差分输出明显全是正值，肯定会有DC能量。

半支烟

回复  adcer


    谢谢。我是将数字输出码用理想的14位DAC换成了差分模拟电平（Vcm+Digital*Vlsb）和（ ...
thefifaman 发表于 2013-9-27 13:09

                               
登录/注册后可看大图

   朋友，你要用每个输出值都减去所有输出值的平均值，再做DFT，就没有直流分量啦

thefifaman

回复 7# kboost


   谢谢你的建议

thefifaman

回复 8# 半支烟


   谢谢，我按照您的建议修改下再做下