在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: andy2000a

[求助] [求]基于Verilog+HDL的通信系统设计 + VerilogHDL那些事儿

[复制链接]
发表于 2016-5-28 20:44:37 | 显示全部楼层
回复 1# andy2000a
下载看一下
发表于 2017-8-21 02:21:22 | 显示全部楼层
謝謝分享
发表于 2017-12-30 14:47:04 | 显示全部楼层
回复 1# andy2000a
kankan
发表于 2018-1-5 21:02:44 | 显示全部楼层
谢谢!!!!!!
发表于 2018-4-11 19:51:53 | 显示全部楼层
谢谢分享
发表于 2018-7-18 19:10:51 | 显示全部楼层




    Verilog_HDL_那些事儿_时序篇  


http://bbs.eetop.cn/thread-563648-1-1.html

VerilogHDL那些事儿_建模篇.pdf
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 14:02 , Processed in 0.022168 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表