在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: xvminjun

求助,谁有乘法器和除法器完善的从理论到Verilog HDL语言实现的资料啊

[复制链接]
发表于 2008-10-13 17:49:45 | 显示全部楼层
有个叫蒋小龙的,写过一篇文章不错

Mul_D.pdf

459.86 KB, 下载次数: 60 , 下载积分: 资产 -2 信元, 下载支出 2 信元

乘法器设计

回复 支持 反对

使用道具 举报

发表于 2008-10-13 21:42:18 | 显示全部楼层
这种书估计很难有吧。乘除法器的设计优化主要在电路上。谁会用verilog来实现写书呢?
回复 支持 反对

使用道具 举报

发表于 2008-10-18 01:19:04 | 显示全部楼层
到opencore很多,可以去看看
回复 支持 反对

使用道具 举报

发表于 2008-10-18 23:28:17 | 显示全部楼层
谢谢楼主分享
回复 支持 反对

使用道具 举报

发表于 2008-10-19 00:03:17 | 显示全部楼层
在opencore.org有
回复 支持 反对

使用道具 举报

发表于 2008-10-24 19:43:57 | 显示全部楼层
非常感谢
回复 支持 反对

使用道具 举报

发表于 2008-10-24 19:54:43 | 显示全部楼层
Verilog HDL 高级数字设计Verilog HDL 高级数字设计Verilog HDL 高级数字设计Verilog HDL 高级数字设计
回复 支持 反对

使用道具 举报

发表于 2008-10-25 15:52:26 | 显示全部楼层
要是谁有就贡献出来吧                  
回复 支持 反对

使用道具 举报

发表于 2008-10-25 18:10:19 | 显示全部楼层
谢谢楼主
回复 支持 反对

使用道具 举报

发表于 2008-11-4 17:30:52 | 显示全部楼层

好人啊!!!

好人啊!!!
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-11 00:26 , Processed in 0.016208 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表