在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: wind_vip

[资料] SystemVerilog验证 测试平台编写指南.zip

[复制链接]
发表于 2015-11-2 17:01:18 | 显示全部楼层
回复 1# wind_vip


    谢谢,如果有清晰版就更好了!
发表于 2015-11-2 22:36:43 | 显示全部楼层
很好的资料  谢谢了
发表于 2015-11-2 22:37:49 | 显示全部楼层
非常感谢,好资料哦
发表于 2015-11-3 18:03:30 | 显示全部楼层
资料不错,多谢楼主
发表于 2015-11-11 10:54:08 | 显示全部楼层
收藏,留待学习
发表于 2015-12-14 14:39:20 | 显示全部楼层
谢谢分享
发表于 2015-12-15 23:19:04 | 显示全部楼层
谢谢分享
发表于 2015-12-21 15:54:43 | 显示全部楼层
systemverilog
发表于 2015-12-27 04:40:50 | 显示全部楼层
很棒!清晰,中文
发表于 2015-12-28 23:29:34 | 显示全部楼层
很有用的資料   感謝
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 13:58 , Processed in 0.021321 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表