在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3611|回复: 7

[讨论] PLL环路滤波器的设计

[复制链接]
发表于 2013-9-10 10:46:38 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
为了让环路滤波器做在片上,为了节省面积,都采用什么样的结构?
发表于 2013-9-10 13:05:07 | 显示全部楼层
有源。。
发表于 2013-9-10 14:18:17 | 显示全部楼层
adpll
 楼主| 发表于 2013-9-10 14:24:44 | 显示全部楼层
回复 3# hezudao


  没有做过全数字的
 楼主| 发表于 2013-9-10 14:28:14 | 显示全部楼层
回复 2# univerw


   之前考虑过有源的,因为kvco太大,面积还是很大。见过那种dual path sample reset 的结构,尝试了,但遇到了问题http://bbs.eetop.cn/thread-420018-1-1.html
发表于 2013-9-10 14:43:37 | 显示全部楼层
回复 3# hezudao


    adpll全称是什么?
 楼主| 发表于 2013-9-10 14:45:32 | 显示全部楼层
回复 6# jiang_shuguo


    all digital pll
发表于 2014-1-13 16:45:45 | 显示全部楼层
有源滤波器,去IEEE搜一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 10:31 , Processed in 0.023843 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表