PLL内的电容电阻对BW的影响

tiejiayiran · 发表于 2013-8-29 13:04:36

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

对于二阶PLL（滤波器一个电阻，一个电容串联）会产生两种状态。一个是过阻尼，一个是欠阻尼。那么这两个状态下，电阻和电容的值对于PLL的带宽分别有什么影响呢？

tiejiayiran · 发表于 2013-8-29 21:39:21

自己顶一下，求大家帮助。

朱立平 · 发表于 2013-8-30 08:45:09

analog PLL loop BW = 1/(RC)

jiang_shuguo · 发表于 2013-8-30 09:15:23

为何没有临界阻尼呢？

朱立平 · 发表于 2013-8-30 09:28:05

dampping frequency is transition, PLL lock time constent about 8~10 time constant in loop time domain equation exp(-1/T)*dampping term, T: time constant

朱立平 · 发表于 2013-8-30 12:14:12

Sorry, wrong typing

dampping frequency is transition, PLL lock time constent about 8~10 time constant in loop time domain equation exp(-t/T)*dampping term, T: time constant

tiejiayiran · 发表于 2013-8-30 22:08:39

回复 3# 朱立平

BW=1/RC? 跟Icp， Kvco 没有关系么？

tiejiayiran · 发表于 2013-8-30 22:11:30

回复 4# jiang_shuguo

临界阻尼的状况呢？

univerw · 发表于 2013-8-30 22:40:40

phase margin

ygchen2 · 发表于 2013-8-30 22:44:31

回复朱立平

BW=1/RC? 跟Icp， Kvco 没有关系么？
tiejiayiran 发表于 2013-8-30 22:08

登录/注册后可看大图

如果只是在做一个简单的RC滤波器的话，BW=1/RC是对的。。。

[求助] PLL内的电容电阻对BW的影响

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2