在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 11124|回复: 23

[讨论] 比较器的相位裕度问题

[复制链接]
发表于 2013-8-22 16:00:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
一直有个困惑,比较器的相位裕度,在仿真的时候是否考虑,如果考虑,需要在多大范围,我做项目很少考虑这个,有时候做久了觉得很困惑,发现自己越来越无知,望高人详细讲解。或许这个问题不是我一个人的困惑。望大家尽情讨论
头像被屏蔽
发表于 2013-8-22 16:04:19 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
 楼主| 发表于 2013-8-22 16:16:18 | 显示全部楼层
回复 2# jxjxhwx

恩,说得很对,可是我们在仿真运放的开环增益的时候也要看相位裕度,比较器是没有补偿的运放,这该如何理解。一个运放也可以做为比较器。
头像被屏蔽
发表于 2013-8-22 16:30:03 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
 楼主| 发表于 2013-8-22 16:44:54 | 显示全部楼层
回复 4# jxjxhwx
比较器是否是增益越大翻转越快呢
头像被屏蔽
发表于 2013-8-22 16:51:32 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
 楼主| 发表于 2013-8-22 16:55:50 | 显示全部楼层
回复 6# jxjxhwx
是看-3dB带宽吗?-3dB也不能说明就翻转快一点阿,在-3dB的时候仅仅存在极点而已。大侠请释惑!
头像被屏蔽
发表于 2013-8-22 17:00:42 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2013-8-22 17:13:16 | 显示全部楼层
看看,kankan
发表于 2013-8-23 06:52:35 | 显示全部楼层
比較器在OUTPUT掛CAPACITOR LOADING
跑AC仿真
會跑出
-3db 帶寬

-3dB所在位置代表這OPENLOOP的DOMINANT POLE
這節點的1/(R*C)最小
RC充放電最慢
因此比較器要從logic 0翻轉到logic 1,
被這RC充放電的速度給限制住了


OPENLOOP的DC GAIN代表比較器能放大幾倍
PHASE MARGIN在OPENLOOP是沒有意義的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-13 21:19 , Processed in 0.031686 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表