在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5913|回复: 0

[求助] ICC place后利用率激增

[复制链接]
发表于 2013-8-21 20:42:39 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,用ICC 做fp placement的时候只有68%的利用率,但是place做完后利用率激增到95%左右,后面的CTS无法做下去了,求各位高手指点一下!
  个人觉得可能有以下原因:1,place中做了高扇,所以插了很多buffer,多出的近30%的大多都是buffer,这个我出.v看过。
                                    2,中间有些单元使用了固定电平,即使用了TIEH/TIEL单元作为logic_1/logic_0,不知道有没有这方面的原因?
   另外,插入的单元中还有一些是NAND 单元,这个不知道是优化的结果还是怎么回事?
   谢谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 19:44 , Processed in 0.019324 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表