关于MOS管隐藏的一个电容的疑问

jxjxhwx · 发表于 2013-8-18 14:56:22

提示: 作者被禁止或删除内容自动屏蔽

feynmancgz · 发表于 2013-8-18 19:09:17

你是说B端到sub间的电容？
在hspice里面应该是有定义的，但不太确定
但是串联一个大电容，有什么关系

jxjxhwx · 发表于 2013-8-18 19:33:26

提示: 作者被禁止或删除内容自动屏蔽

feynmancgz · 发表于 2013-8-18 20:01:06

回复 3# jxjxhwx

要避免DC body effect，就必然会引入这个电容
至于对CMRR来说的话，如果是真的非常care的话，我觉得PMOS还是可以用的，不将S跟B连起来不就好了

kennyg8304 · 发表于 2013-8-18 22:48:50

please see berkeley's OTA lecture note,
https://bspace.berkeley.edu/access/content/.../T09%20OTA_sss.pdf‎

jxjxhwx · 发表于 2013-8-19 09:26:57

提示: 作者被禁止或删除内容自动屏蔽

fengtang2332 · 发表于 2015-1-30 15:47:01

回复 5# kennyg8304

没有办法打开您给出的连接，麻烦重新发一下吧。

semico_ljj · 发表于 2015-1-30 19:33:15

渡渡 · 发表于 2015-1-31 10:13:31

好贴！

512539378 · 发表于 2015-1-31 11:04:31

说的真高端学习

jxjxhwx jxjxhwx 当前离线积分 21453 头像被屏蔽	发表于 2013-8-18 14:56:22 \| 显示全部楼层 \|阅读模式提示: 作者被禁止或删除内容自动屏蔽
jxjxhwx jxjxhwx 当前离线积分 21453 头像被屏蔽	相关帖子 • 在数字电路中有没有办法将NMOS管用作高边开关 • 关于offset对输出DC工作点的影响 • STB AC 仿真phase margin的区别 • 时序分析，保持时间不满足有影响吗？ • 奇怪的芯片问题 • 现在感觉chipscope对设计本身有影响，怎么解决呢？求前辈。。 • 介电常数变化对电场的影响，求解释 • 求助:hold time violation
	回复举报

jxjxhwx jxjxhwx 当前离线积分 21453 头像被屏蔽	楼主\| 发表于 2013-8-18 19:33:26 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
jxjxhwx jxjxhwx 当前离线积分 21453 头像被屏蔽
	回复支持反对举报

jxjxhwx jxjxhwx 当前离线积分 21453 头像被屏蔽	楼主\| 发表于 2013-8-19 09:26:57 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
jxjxhwx jxjxhwx 当前离线积分 21453 头像被屏蔽	EETOP创芯人才网职位发布入口
	回复支持反对举报

[求助] 关于MOS管隐藏的一个电容的疑问