在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1951|回复: 4

[求助] 求教片外去耦与片内去耦的差别

[复制链接]
发表于 2013-8-6 23:21:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
看了一些别人画的AD、DA和PLL的版图,发现这些版图中很大部分的面积都是去耦电容,有的甚至比实际core的面积还大。为什么这些模块不用片外去耦电容呢?在片内占了很大的面积的去耦电容的容值最多也不过就几个nF,而片外在板子上加去耦电容的话随便都可以几百个nF甚至几个uF,求大牛指导一下片外去耦与片给去耦有什么差别呢?是不是片内去耦的效果会好很多啊?
发表于 2013-8-7 09:22:05 | 显示全部楼层
片外电容不能滤去芯片内部bonding造成的扰动
发表于 2013-8-7 09:49:20 | 显示全部楼层
高频滤波。
发表于 2013-8-7 10:38:16 | 显示全部楼层
如果你能准确预估bonding线的电感或者你的设计对此不敏感,你可以不用片内电容。但实际上这很难,所以,许多人还是加了片内电容。
发表于 2013-8-8 22:58:05 | 显示全部楼层
滤波吧应该
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-21 15:38 , Processed in 0.027299 second(s), 19 queries , Gzip On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表