在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3340|回复: 3

[求助] CP的mismatch对phase noise的影响,求解

[复制链接]
发表于 2013-8-2 21:15:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本人流片了一个PLL,测试发现CP的mismatch对相位噪声有非常大的影响,原来以为mismatch仅仅会造成reference spur,但是测试发现还会大大影响phase noise,请问流过PLL的大神们,这是为啥原因?因为使用的是简单地CP。比如CP的vcontrol偏离中心点时,CP的mismatch严重,锁住的phase noise 就极差。
发表于 2013-8-3 08:37:18 | 显示全部楼层
First, I want to correct a concept misunderstanding here, spur is one type of phase noise, which results in phase error and in another word, jitter.

Ok, before we walk through your case, may I know how do you test the PLL and the reason you make the conclusion that cp dominate your phase noise measurement.
Couple of things to try, increase cp current, move output freq to another channel, for example

Bottom line is, CP mismatch only create spur, and even with 20% mismatch, it should not dominate your phase noise performance. So, I doubt about your test flow and how you draw the conclusion
 楼主| 发表于 2013-8-3 20:10:49 | 显示全部楼层
回复 2# niklas


    测试的确发现CP mismatch时,spur会上来,并且phase noise 会急剧下降,我做的是40GHZ 的PLL,尤其是CPmismatch较严重的时候。以前对PLL的理解是CP的mismatch仅仅会造成reference spur的上升,不会造成phasenoise的下降,测试了才知道不是那么一回事,测试应该不会有问题吧
发表于 2016-3-17 21:35:06 | 显示全部楼层
who is correct?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 12:19 , Processed in 0.033626 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表