欢迎讨论噪声这个东东那点事

adcer · 发表于 2013-8-3 22:21:11

谢谢热心的回复，没错，电路中每一个node都是一个低通，所以很高频的noise会很弱，但一般的node的寄生电容很小，也就是需要关注的频率（也就是fmax）是很宽的，所以我觉得对adc讲fmax也是设的越高越逼近真实的。

可是当我仿真一个比较器的时候，是很简单的那种单级latch的结构，加入10G的噪声则比较精度最高只能达到8bit（满输入摆幅差分峰峰值为1v计算），而论文中同样的结构则可以得到9.5bit，请问是何故？（论文是较高水平的国际期刊，可信度不用怀疑）

ericking0 · 发表于 2013-8-10 23:02:02

本帖最后由 ericking0 于 2013-8-10 23:10 编辑

tran noise的FMAX的原理是人为的给noise设定一个带宽
当FMAX小于系统的带宽的话，FMAX增加必然导致仿真结果变差
当FMAX足够大的时候，那么仿真结果就会和FMAX弱相关了

做高速adc的tran noise仿真的时候这个是肯定会考虑的

PS：如果仔细check了条件和paper是一样的，但是仿真结果还是有差异的话
我觉得paper耍个小手段还是很可能的，JSSCC上的paper都没有谁能保证偏偏都没纰漏的