在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2959|回复: 2

[求助] LAB不够的问题求指导

[复制链接]
发表于 2013-7-31 10:24:55 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
鄙人使用alterafpga设计的时候,出现了LUT够用,但LAB不够用。不知道是不是布线的原因,怎么才能解决呢?要修改设计吗?还请高手不吝赐教~ 1.png
发表于 2013-7-31 10:44:26 | 显示全部楼层
1、如果有分布式ram,改成blkram。
2、修改一些组合逻辑变成时序逻辑,你的reg也没用多少啊。
 楼主| 发表于 2013-8-1 08:54:10 | 显示全部楼层
回复 2# xiaojia102003
谢谢 你说的我也想过 就是用不上 我的设计组合逻辑只有一个乘法器和几个加法器。大部分资源用在了状态机上。
而且我有将近4000个管脚 设成virtual pin以后占了我10%的资源 不知道你知不知道怎么解决这个问题?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 13:11 , Processed in 0.021807 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表