在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3766|回复: 1

[求助] PC和Virtex7 xilinx fpga通过pcie通信的问题

[复制链接]
发表于 2013-7-30 15:45:31 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大家好,我想在windows xp的平台下通过pcie接口和xilinx fpga virtex-7进行数据通信(pcie core是virtex-7 Gen3 integrated block for pci express,version 1.3 ),可是我对驱动和pcie都不是很了解,希望高手能够不吝解答我如面的疑惑:
1.我想做一个实验,生成一个PCIE的core,再生成一个AXI接口的ram,写入初始值,和PCIE一起挂在AXI总线上,然后将RAM中的值通过PCIE读到PC的APP上,这个实验技术上可行么?
2. pcie 配置区中的bar0,bar1。。。bar5对应的是memory是实际空间吗,例如我将bar0设为1M的memory,那是不是就有1M的实际的ram空间和她对应。

3.在实际操作中如何使用pcie传输数据,采用中断的方式么?PCIE的core太多pin了,还在海啃中。

先谢谢大家了。
发表于 2013-7-30 21:28:24 | 显示全部楼层
还不如用个WINDRIVE呢,是的,是对用的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-4 02:02 , Processed in 0.021041 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表