ise编译速度慢，有什么办法加快

eses2635 · 发表于 2016-9-2 01:48:41

veriverigud

eses2635 · 发表于 2016-9-2 01:50:26

guuuuud

eses2635 · 发表于 2016-9-2 01:51:42

so gud job

eses2635 · 发表于 2016-9-2 01:52:36

veryveryguud

eses2635 · 发表于 2016-9-2 01:54:24

okeydude

flyover_xiao · 发表于 2016-9-6 16:13:29

对于综合速度关键要看写代码的风格，代码尽量写整齐，层次化明确，还有一种办法就是分块编译，把其中一些模块独立编译成edf文件，然后通过black_box加入Design这样编译很快，关键是P&R的时候速度比较慢，vivado可以setparam general.MaxThreads 8 ISE设置不晓得。对于ISE设计如果修改不大的话比如IO电平，slow改为fast，还有DCM频率以及一些不同修改布局布线就能达到的可以将上个版本P&R之后的ncd文件转换成xdl文件，然后修改xdl文件，再将xdl文件转化成ncd文件直接生成bitstream就很快，但是比较复杂的修改这样做基本不可能。对于修改bitstream的方法基本纯属扯淡了。

lcxi2727 · 发表于 2016-9-7 21:13:17

回复 16# flyover_xiao

请不要这么武断啊，我亲眼所见，改bitstream。不过有几个前提

flyover_xiao · 发表于 2016-9-8 09:28:51

回复 17# lcxi2727

不是武断，做应用的通过改bitstream太难了，他们知道那个bit对应那个SRAM，那个SRAM对应那个功能，如果对FPGA电路很清楚的人那肯定是做芯片的，我之前就是做反向FPGA的，也改过bitstream来改变DCM频率，但这种方法对于应用人来说是天方夜谭，谁哪来那么多功夫去分析bitstream，对他们没有意义。

[求助] ise编译速度慢，有什么办法加快

浏览过的版块

站长推荐 /2