请教各位大神，对于多电源的芯片怎么进行ESD保护的版图规划啊？？？

我爱喝豆腐脑 · 发表于 2013-7-26 16:23:14

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请教各位大神，对于多电源的芯片怎么进行ESD保护的版图规划啊？？？求详解

我爱喝豆腐脑 · 发表于 2013-7-29 10:49:01

求各位大神解答啊！！！

beckdavid · 发表于 2013-7-29 14:27:26

接同一个电源的IO放到一块，不同的power domain之间加入power cut ，用来separate different power domains
主要是每个power domain最好能有一个complete double ring围起来

allen_tang · 发表于 2013-7-29 15:30:24

如果涉及到负压甚至有十几、二十几组电源地的情况，并且comparable之前pad顺序的话(pad顺序固定，不能更改，而且相同power-ground domain pad不会在一起的情况)。这个多电源的ESD就比较复杂.
我们一般会设定0伏VSS作为ESD bus。举个例子，3伏VCH对-3伏VCL的ESD protection可能就不会有专门的IO泄放通路，而是形成VCH对VSS的clamper，再由VSS对VCL的clamper这样一个ESD通路，当然具体还要看这个路径跟接入core内部的power-rail的长短、顺畅问题，另一个问题就是latch-up的问题，多电源pad之间电压差异过大，很容易导致latch的发生，尤其是power-on sequence，顺序错误更容易发生latch，当然这部分rd设计电路就要考虑好这点。

巍峨山 · 发表于 2013-7-29 22:09:30

xuexizhong

模拟后端的小白 · 发表于 2021-6-2 10:19:03

看不懂，需要慢慢学习

weouyop0 · 发表于 2024-4-9 16:25:11

学习下

[求助] 请教各位大神，对于多电源的芯片怎么进行ESD保护的版图规划啊？？？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2