在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2402|回复: 6

[求助] 连续时间sigma-delta调制器中多位DAC问题求助

[复制链接]
发表于 2013-7-24 08:42:50 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在连续时间sigma-delta调制器中,采用多位量化,如果电流舵DAC中在仿真时没有人为引入失配,是不是就不存在DAC线性度的问题?也就是说此时不需要做DEM?这种说法对吗?
发表于 2013-7-24 08:54:51 | 显示全部楼层
多bitDAC中每个单元之间的mismatch是必然存在的,不是人为加上的.你不用DEM的算法就会导致THD恶化
 楼主| 发表于 2013-7-24 09:22:57 | 显示全部楼层
回复 2# xuriver2012

我采用4位量化,15个完全相同的电流舵DAC,在仿真时也没有考虑失配,那么这种必然的失配是哪里导致的呢?我现在的问题是SNDR达不到要求,也没有做DEM。
发表于 2013-7-24 15:16:28 | 显示全部楼层
你是噪声高还是谐波高啊
 楼主| 发表于 2013-7-24 19:12:07 | 显示全部楼层
回复 4# kwankwaner


   噪声比较大,同时奇次项谐波也比较大。
发表于 2013-7-24 20:28:41 | 显示全部楼层
回复 5# violet516


    那是你零极点不对,先把系数调对了吧
 楼主| 发表于 2013-7-24 21:29:31 | 显示全部楼层
本帖最后由 violet516 于 2013-7-25 09:43 编辑

回复 6# kwankwaner
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 01:15 , Processed in 0.017577 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表