带DFT的设计VCS仿真中期望值与仿真结果不一致要怎么破

qing_icefire · 发表于 2013-7-22 23:05:22

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位大神，我做一个带DFT的设计，还没有开始布线。用tmax生成测试向量后，在VCS中仿真，不加sdf时序反标，仿真结果与期望值一致；加了sdf时序反标后，仿真结果与期望值不一致，有上万个error.
不知这种PR之前带时序反标的vcs仿真，有什么需要特别注意的地方？

Syn2012 · 发表于 2013-7-24 23:06:49

请问你的网表是DFT的网表吗?如果不带sdf仿真没问题，带sdf出现很多Violation，那就表明时序有违背。个人理解，由于此时的网表为综合网表，没有去修复hold（hold主要在PR时候去修复），所以使用该sdf去仿真会出现违背。希望对你有帮助！

qing_icefire · 发表于 2013-8-19 22:58:11

回复 2# Syn2012

你好！谢谢你之前的回答。现在我的设计已经有icc布局布线后的网表出来，用那个网表不带sdf反标，有91825个Error;带sdf反标的vcs仿真出现86870个Error.最开始dc吐出的网表不带sdf是没有Error的。而icc出来的网表已经在PT里验证过，没有时序违反的。这个要怎么解决呢？
另外，我从icc里面导出的sdf文件所有的连线延时都为0，这个是不是正常?

qing_icefire · 发表于 2013-8-19 22:58:18

回复 2# Syn2012

你好！谢谢你之前的回答。现在我的设计已经有icc布局布线后的网表出来，用那个网表不带sdf反标，有91825个Error;带sdf反标的vcs仿真出现86870个Error.最开始dc吐出的网表不带sdf是没有Error的。而icc出来的网表已经在PT里验证过，没有时序违反的。这个要怎么解决呢？
另外，我从icc里面导出的sdf文件所有的连线延时都为0，这个是不是正常?

jery_cn · 发表于 2013-8-26 17:20:31

建议查找error的地方，自己判定是否是由于时序不满足导致的。

黑崎一护776 · 发表于 2018-5-23 22:26:02

楼主最后是什么原因导致的呢？？

kshuang · 发表于 2019-1-30 23:39:07

学习学习

一叶烟柳 · 发表于 2019-2-6 21:17:39

回复 2# Syn2012

我也同意你的观点

[求助] 带DFT的设计VCS仿真中期望值与仿真结果不一致要怎么破

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1