|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
有需要的拿走,慢慢看。 |
-
-
Writing Testbenches-Functional Verification.pdf
12.48 MB, 下载次数: 14
, 下载积分:
资产 -5 信元, 下载支出 5 信元
-
-
eetop.cn_好书片上系统:可重用设计方法学 (第三版).pdf
6.5 MB, 下载次数: 16
, 下载积分:
资产 -3 信元, 下载支出 3 信元
-
-
Reuse Methodology Manual for System-on-a-Chip Third Edition.pdf
6.49 MB, 下载次数: 12
, 下载积分:
资产 -3 信元, 下载支出 3 信元
-
-
Principles of Verifiable RTL Design(2nd).pdf
3.94 MB, 下载次数: 14
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
eetop.cn_Verilog HDL数字系统设计.pdf
8.98 MB, 下载次数: 12
, 下载积分:
资产 -4 信元, 下载支出 4 信元
-
-
eetop.cn_夏宇闻Verilog_HDL数字设计与综合(第二版).pdf
5.19 MB, 下载次数: 22
, 下载积分:
资产 -3 信元, 下载支出 3 信元
-
-
Verilog HDL Synthesis A Practical Primer.pdf
5.12 MB, 下载次数: 17
, 下载积分:
资产 -3 信元, 下载支出 3 信元
-
-
eetop.cn_verlog HDL综合实用教程.pdf
2.62 MB, 下载次数: 24
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
eetop.cn_A Verilog Synthesis中文版.pdf
2.47 MB, 下载次数: 36
, 下载积分:
资产 -2 信元, 下载支出 2 信元
|