请教斑竹:AHB中的Memory Slave模型

Harrysen

有个问题老想不通:
如何用Verilog描述AHB中的Memory Slave模型?仅仅用于存储数据.
    我当初的想法是 比如用 reg [7:0] Slave1[255:0] 定义256个8位的存储器,地址从0~256,不过这样如何去reset清0及负值?如果不是用这种方法那么应该怎么写这个存储Slave?这点不是太明白,还望师兄指点.

老扁

可以在initial时清0；赋值就用一般的memory模型就可以。

Harrysen

谢谢扁哥,那么就是说次方案可行喽?
还有那个burst must not cross a 1KB address boundary.每次传输的地址只能在每个块内增加,要跨越到下一个块时,必须另起一次传输操作. 那么如何判断已经到1k了?

老扁

1024 byte，就是10位地址啊，地址低位到3ff不就是到头了嘛。当然对于字传输地址低位到3fc就是到头了。

Harrysen

小弟愚钝不好意思,扁哥能否再详细说明一下如何判断?没太明白.
还有,当slave把数据放到总线上以后,是否还要检验看master接收到的数据是否和slave传的数据一致?谢谢!@