在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 2221|回复: 2

[求助] PCI9054中有关上拉电阻的问题

[复制链接]
发表于 2013-7-17 05:09:38 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近在画PCI9054的板子,之前也没有用过,所以基本都是自己摸索,在9054的RDK中,Local的pin脚大多数都上拉了,包括LA[31:2]、LBE[3:0]、LHOLD、LHOLDA等等,但LD[31:0]是没有上拉的,设计中,将LA[31:2]中的一部分与CPLD相连,LD[31:0]与SDRAM相连,如果说LD[31:0]与SDRAM相连,所以不需要接上拉电阻的话,那LA[31:2]又为什么要上拉,而且其他Local的控制线也有很多和CPLD相连,也同样接了上拉,实在搞不太清楚其中的意图,望有类似经验者指点迷津,以下是PCI9054datasheet中的一段话:

All Local Bus internal pull-ups go through a 100k-ohm
resistor. All Local Bus internal pull-downs go through a
50k-ohm resistor.
All Local I/O pins should have external pull-ups or
pull-downs, which depend upon the application and
pin polarity. (Use approximately 3k to 10k ohms.) This
is recommended due to the weak value of the internal
pull-ups and pull-downs.


 楼主| 发表于 2013-7-17 15:00:53 | 显示全部楼层
自顶一下,其实我是有看到有些设计中并没有采用上拉电阻,所以想知道这个上拉电阻是否必要,或者说有没有相对官方的文档对此进行具体说明,DATA BOOK中所提到的似乎太简略了,谢谢
发表于 2013-7-22 21:18:37 | 显示全部楼层
内部有的可以不外部拉,但是没有一定要外部上拉或下拉
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 09:10 , Processed in 0.020540 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表