在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3961|回复: 6

[求助] 如何生成阶梯状的输入信号,谢谢了

[复制链接]
发表于 2013-7-13 02:21:01 | 显示全部楼层 |阅读模式
100资产
如题。

在IC5141 ADE仿真环境中,如何生成一个阶梯状的输入信号啊,

所谓阶梯状,举个例子 0-10ns 1mV 10-20ns 2mV 20-30ns 3mV,依次类推。

难道是调用AnalogLib, basic, andlLib 这几个基本library中的某个symbol?

有谁知道麻烦告诉一声,谢谢了啊

最佳答案

查看完整内容

用verilogA做一个ADC 加一个DAC。输入为斜坡上升信号,输出被DAC量化为阶梯。
发表于 2013-7-13 02:21:02 | 显示全部楼层
用verilogA做一个ADC 加一个DAC。输入为斜坡上升信号,输出被DAC量化为阶梯。
发表于 2013-7-13 05:40:55 | 显示全部楼层
用analog Lib里面 的 Vpwl可以 实现
 楼主| 发表于 2013-7-13 15:18:07 | 显示全部楼层
回复 2# feel100


    vpwl只能用来实现简单的直线,如果想要生成我要的那种阶梯状的,难道要一个一个定义不同的电压吗?而且最大只支持定义到50个啊。

   我如果要用vpwl来生成只能这样写,

   0ns 0mV, 10ns 10mV, 20ns 10mV, 20.1ns 20mV, 30ns 20mV, 30.1ns 30mV.......

  这样太累了吧,如果要多一点儿的阶梯应该怎么办呢?


   不过还是谢谢你的帮助
发表于 2013-7-13 18:58:08 | 显示全部楼层
我知道用verilogA肯定能实现;
具体的现在说不清,但应该让输出波形与abstime相关;
 楼主| 发表于 2013-7-13 22:15:48 | 显示全部楼层
回复 4# zhongbo1127


    嗯嗯嗯,你这个主意好。。。

   估计这是最好的办法。

   谢谢了啊
发表于 2022-8-19 18:42:50 | 显示全部楼层


zhongbo1127 发表于 2013-7-13 02:21
用verilogA做一个ADC 加一个DAC。输入为斜坡上升信号,输出被DAC量化为阶梯。


thanks~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 09:32 , Processed in 0.025792 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表