在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4383|回复: 4

[讨论] 在ADC版图中电容偏大了,对整体性能影响是如何的?

[复制链接]
发表于 2013-7-9 15:19:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在ADC版图中电容偏大了,对整体性能影响是如何的?
发表于 2014-4-11 10:39:06 | 显示全部楼层
问题不是很清楚,但是电容大至少占面积,并且速度受影响
发表于 2014-1-22 13:31:45 | 显示全部楼层
在设计大集成块中,肯定要使用到大电容。但是过多地使用大电容,会导致一个材料的厚度不能超过0.8CM的问题出现。这是相关的原始设计资料里的保密问题。如果你要超过这一限制,便要使用一个关于掺杂元素问题,即PN结问题。
另外,由于材料的定量消耗与相关的性能比问题,在设计大的集成块时,肯定要用到IP核,即函数参数问题。所以,这些资料都是严格用于军事与航天科技上的。在民用领域,如果要实现这些复杂的功能,便有一个关于主参照物的问题。即负维度于某一参照物的问题。这涉及到一个关于宇宙观问题出现。所以,你提出的问题,实质上是超越了相关的社会现实制度。
祝你工作愉快,。
发表于 2014-1-19 15:29:38 | 显示全部楼层
你先得说明你ADC的结构  还有电路中哪个地方的电容偏大 大到什么情况?
发表于 2013-8-3 17:36:33 | 显示全部楼层
大10%也是大,大100%也是大,不是一个影响。你不说清楚,指望别人说啥
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 10:53 , Processed in 0.022973 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表