在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: zjrainman

华为内部资料《静态时序分析与逻辑设计》

[复制链接]
发表于 2008-8-26 13:19:28 | 显示全部楼层
CMOS_Circuit_Design_Layout_and_Simulation
发表于 2008-8-27 08:03:36 | 显示全部楼层
好东西
歇息俄楼主
发表于 2008-8-27 08:04:22 | 显示全部楼层
楼主辛苦了
发表于 2008-8-27 10:43:05 | 显示全部楼层
thanks
头像被屏蔽
发表于 2008-8-27 12:03:23 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2008-8-27 13:03:42 | 显示全部楼层

好东西

谢谢,顶一个
发表于 2008-8-27 21:23:02 | 显示全部楼层
不错,定义下
发表于 2008-8-27 23:04:06 | 显示全部楼层
好资料
发表于 2008-8-28 19:06:38 | 显示全部楼层
既然挺简单,就不下了
发表于 2008-8-29 00:26:06 | 显示全部楼层
非常感谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 12:01 , Processed in 0.022317 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表