在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 18069|回复: 63

Reuse Methodology Manual补遗

[复制链接]
发表于 2007-1-26 19:08:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
xilinx 公司出品。是对《可重用方法学》(英文名《Reuse Methodology Manual For System-on-a-chip Designs》)一书所讨论 RTL 设计和编码的各种规则和指南 的补充,对 ASIC 和 FPGA 的可重用设计有一定的指导作用。

  RTL 设计和编码的各种规则和指南 可参阅 http://www.eetop.cn/bbs/thread-39958-1-8.html.


[ 本帖最后由 爱玩 于 2007-1-26 19:12 编辑 ]

Reuse Methodology Manual补遗.pdf

194.06 KB, 下载次数: 386 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2007-1-26 23:26:50 | 显示全部楼层
恩,谢谢你的共享
发表于 2007-2-8 11:31:19 | 显示全部楼层
谢谢
好好学习
发表于 2007-3-20 12:01:56 | 显示全部楼层
Thanks a lot!
发表于 2007-3-20 20:59:11 | 显示全部楼层
谢谢楼主!
发表于 2007-3-26 20:59:09 | 显示全部楼层
顶一下!!!!!!!!!
发表于 2007-3-26 21:03:23 | 显示全部楼层
顶一个!!!
发表于 2007-3-28 12:28:54 | 显示全部楼层
xiexie nin le
发表于 2007-3-28 19:54:45 | 显示全部楼层
kankan
发表于 2007-4-27 10:58:38 | 显示全部楼层
相当不错!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 13:03 , Processed in 0.073495 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表