在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
楼主: copper_zy

pci总线上的上拉电阻

[复制链接]
发表于 2007-11-21 21:17:18 | 显示全部楼层
0-31是不需要上拉跟串连电阻的。
控制线也不是都需要上拉。
发表于 2008-4-10 23:40:21 | 显示全部楼层
串連電阻可以不用...
但是控制訊號的PU電阻就一定要上了
发表于 2008-5-11 23:00:56 | 显示全部楼层
上拉电阻可以不加,但是设计的时候最好保留
发表于 2008-5-13 15:54:11 | 显示全部楼层
學習了
发表于 2008-5-24 15:49:36 | 显示全部楼层
不用串联电阻,PCI总线不是防止反射,而恰恰是利用反射。
至于上拉电阻,可以不用,也可以保留。

不知道是否正确,还请高手指点
发表于 2008-5-25 10:44:35 | 显示全部楼层
路过,支持下
发表于 2008-7-28 17:04:13 | 显示全部楼层

pci总线上的上拉电阻

学习学习
发表于 2008-7-29 17:16:33 | 显示全部楼层
根据协议,FRAME#, TRDY#,IRDY#, DEVSEL#, STOP#, SERR#, PERR#, LOCK#, INTA#, INTB#, INTC#, INTD#, REQ64#, 和ACK64#.是必须上拉的, 如果实现64-bit的PCI, 那么AD[63::32], C/BE[7::4]#, 以及PAR64也要上拉.
发表于 2008-7-30 13:56:12 | 显示全部楼层
学习ing
发表于 2008-9-8 12:05:19 | 显示全部楼层


正解,呵呵,其实这些pci规范里边都有,在讲信号定义的时候,pci规范里边已经给出了几类信号,有in,out,t/s,s/t/s,o/d,凡是s/t/s以及o/d类型的信号都需要上拉电阻。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 20:46 , Processed in 0.029194 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表