在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3768|回复: 3

[原创] 求助:Quartus II 12.0 软件SignalTap II Logic Analyzer问题

[复制链接]
发表于 2013-6-26 11:02:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 qqzhiyaoyy 于 2013-6-26 11:08 编辑

使用Quartus II 12.0的SignalTap II Logic Analyzer对设计进行分析时,第一天使用还正常,但是第二天就出现了纠结的问题。
(1)问题的出现
在*.stp文件中添加新的信号,保存并重新全编译工程,出现如图所示的错误:

图1-1

图1-1










































如果将*.stp文件删除重新编译,则不会出现图所示错误


求大家帮忙解决……
发表于 2013-8-21 06:44:29 | 显示全部楼层
把添加的信号删了试试,有可能是资源不够
发表于 2013-8-21 08:06:11 | 显示全部楼层
换13.0...
发表于 2013-9-3 11:23:18 | 显示全部楼层
我还没有遇到这个问题  不会是破解的软件不稳定巴?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 00:29 , Processed in 0.023839 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表