读入design得到不是FRAM而是CEL的问题

ouyuforever · 发表于 2013-6-26 10:43:29

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

读入design的过程中有一个ip显示的是CEL而不是FRAM，其他的memory和ip都正常
生成的mwdb中，确定是FRAM和CEL都有的，打开看也没什么问题
按理说create cell应该是默认的使用FRAM吧

在read_verilog的过程中，log中有这样的信息：
...
...
Warning: In module '******’, instance '*****' has unconnected ports. (MWNL-220)
Create cell A.CEL based on A.FRAM.
Warning: In module '*****', instance '*****' has unconnected ports. (MWNL-220)
...
...

不知道问题出在哪，希望大神指点，谢谢！

ouyuforever · 发表于 2013-6-27 17:02:34

找到原因了有一个port 在lib里和netlist mismatch了

[求助] 读入design得到不是FRAM而是CEL的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2