input transition的问题

liuada001

cell的delay和input transition与output load有关。那我有一个疑问，在计算input transition的时候，需不需要考虑连线电阻和电容了？
还是仅仅只考虑驱动电阻与cell pin的电容？
没想明白，求解惑。

陈涛

要

liuada001

回复 2# 陈涛

恩，最近研究了一下，发现确如版主所说，与线负载也有关系，那我可以理解为，器件延迟，是工具自动加入了线负载后，在结合库中所提供的器件的一些参数计算出来的咯？

HADIST

当然要啊，工具计算出来的应该不准确吧

zds5455

是的，但是工具计算出来的，不是很准确，一般都有一定的偏差

stone101

Wire_load(small){
Resistance    : 0.2;
Capacitance   : 1.0;
Area         :0;
Slop         :1.0;
Fanout_length(1,0.022);
Fanout_length(2,0.046);
Fanout_length(3,0.070);
Fanout_length(4,0.095);
}
比如现在扇出是2，
根据fanout_length（2，0.046）可以知道这个互连线的长度是0.046，然后再根据capacitance，resistence可以得出这个互连线的电容为：0.046x1.0,互连线电阻为：0.046x0.02。

如果扇出是5，在查找表中没有找到fanout_length为5的項，互连线长度将会是=fanout_length(4,0.095)+(5-4)*slop=0.095+1*1.0=1.095
得出了rc就可以计算出信号线的延迟

gt2000

Wire_load(small){
Resistance    : 0.2;
Capacitance   : 1.0;
Area         :0;
Slop         :1.0;
...
stone101 发表于 2013-8-2 10:39

                               
登录/注册后可看大图

你好，能给出计算公式吗？另外想问下，如果是经过n个门，需要怎么计算呢？通用的公式可以计算吗？

liriver03

要考虑

长岛的雪

我的理解是，本级input transition是上级output transition。
在lef里面cell的output transition的NLDM查找表中，output transition 又由本级的input transition 得到和output load。这就形成了一个不断嵌套的关系。
最终本级input transition由改路径的输入信号的transition和输入pin到这个cell的路径长度决定。

askao

个人觉得由lib文件和sdf文件共同决定，lib记录了等效电容质以及transition值，sdf记录路劲的RC值，工具计算出来delay延时