在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2564|回复: 3

[原创] 怎么用schmetic电路生成verilog网表呢

[复制链接]
发表于 2013-6-19 15:29:38 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
手里有一个以前做的FPGA的schmetic电路,想用它跑个APR,但是不知道怎么出网表,这个能用DC弄么?谢谢了
发表于 2013-6-19 16:05:04 | 显示全部楼层
同求指点
发表于 2013-6-29 16:10:45 | 显示全部楼层
如果ic5141 画电路可以直接导出来的。如果不是用esp可以将spice 网表转成verilog
发表于 2013-7-1 09:11:55 | 显示全部楼层
回复 3# yckai007


    前辈能指点一下具体怎么弄吗,我们这边的版本是5141
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 08:53 , Processed in 0.016346 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表