设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 我看过的verilog方面的资料,看的起的下吧 ...
123
返回列表 发新帖
楼主: proud_li

我看过的verilog方面的资料,看的起的下吧

[复制链接]
huangkun315
发表于 2007-10-21 11:25:29 | 显示全部楼层
KANKAN   LO
回复 支持 反对

举报

johnyjack
发表于 2008-10-16 17:04:10 | 显示全部楼层
"Verilog Style For Efficient Digital Design" - thanks

[ 本帖最后由 johnyjack 于 2008-10-16 17:05 编辑 ]
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

icygod
发表于 2008-10-21 15:19:31 | 显示全部楼层
看不起就只有混元喽
回复 支持 反对

举报

jacobshen
发表于 2011-4-9 10:59:14 | 显示全部楼层
retime那篇收了，还可以
回复 支持 反对

举报

fsmd
发表于 2011-4-9 11:48:04 | 显示全部楼层
没有钱了，下不了
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 09:38 , Processed in 0.021364 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表