高速时钟测试问题

hbinhbin · 发表于 2013-6-13 23:28:14

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

芯片测试上电后时钟信号加不上（外部时钟源），但是改变时钟信号频率（偏差1Hz）后就能加上了，例如时钟频率为500MHz加不上，但

变为500.0001MHz就能加上了，求助原因，跪求高手指点！！！

hbinhbin · 发表于 2013-6-15 11:07:04

自己顶一下，求指导

hjj1123 · 发表于 2013-7-4 10:35:09

加不上是啥意思？晶振在这个频率不起振还是始终不能通过pad传入芯片？

zixuan1982 · 发表于 2013-7-4 10:54:57

加不是是什么意思呢？

yansuanxiti · 发表于 2013-7-4 12:19:01

你怎么知道没有加上呢，那什么作为判据？向量没有过？还是什么现象？
你可以 ATE先施加上500MHZ外部时钟信号，然后用示波器观察测试板上相应的时钟输入引脚的焊点，看看波形是不是500Mhz, 如果有信号那就是说ATE发出时钟激励没有问题，再看时钟PAD的连接性测试通过否？如果通过那么证明信号是能给到芯片的，向量出错就是芯片的问题了，你要先确定是那部分的问题？
一般高速时钟都是片内PLL产生的，会有一个PLL时钟输出的测试项，你说下你们怎么做的判断时钟问题，否则没法分析...

[求助] 高速时钟测试问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2