在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2253|回复: 4

[求助] 高速时钟测试问题

[复制链接]
发表于 2013-6-13 23:28:14 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
芯片测试上电后时钟信号加不上(外部时钟源),但是改变时钟信号频率(偏差1Hz)后就能加上了,例如时钟频率为500MHz加不上,但

变为500.0001MHz就能加上了,求助原因,跪求高手指点!!!
 楼主| 发表于 2013-6-15 11:07:04 | 显示全部楼层
自己顶一下,求指导
发表于 2013-7-4 10:35:09 | 显示全部楼层
加不上是啥意思?晶振在这个频率不起振还是始终不能通过pad传入芯片?
发表于 2013-7-4 10:54:57 | 显示全部楼层
加不是是什么意思呢?
发表于 2013-7-4 12:19:01 | 显示全部楼层
你怎么知道没有加上呢,那什么作为判据?向量没有过?还是什么现象?
你可以 ATE先施加上500MHZ外部时钟信号,然后用示波器观察测试板上相应的时钟输入引脚的焊点,看看波形是不是500Mhz, 如果有信号那就是说ATE发出时钟激励没有问题,再看时钟PAD的连接性测试通过否?如果通过那么证明信号是能给到芯片的,向量出错就是芯片的问题了,你要先确定是那部分的问题?
一般高速时钟都是片内PLL产生的,会有一个PLL时钟输出的测试项, 你说下你们怎么做的判断时钟问题,否则没法分析...
您需要登录后才可以回帖 登录 | 注册

本版积分规则

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:53 , Processed in 0.017530 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表