在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: xht84

[求助] ICC做时钟树时如何让其中的ICG尽量靠近sink端?

[复制链接]
发表于 2013-9-24 13:48:14 | 显示全部楼层
回复 10# xht84
楼主,你好  你用的ICC是那个版本的,为什么我查不到set_clock_gate_latency这个命令的man page,另外我想问下,这个命令的设置实在placement阶段设置的把?
发表于 2013-11-7 11:03:07 | 显示全部楼层
set_clock_gating_check -setup 0.25 [get_cells -filter "ref_name=~CKLNQ* " -hier]
发表于 2013-11-7 11:05:24 | 显示全部楼层
在place阶段给ICG一个大的margin。另外可以设置bound把ICG和对应的std cell bound在一起。 基本能搞定
发表于 2013-11-7 17:18:19 | 显示全部楼层
回复 11# seu一壶浊酒

set_clock_gate_latency是
   DC的command
发表于 2015-4-14 19:42:08 | 显示全部楼层
回复 2# 陈涛


   陈老大,在ICC中怎么对ICG加latency啊?ICC中没有set_clock_gate_latency这条指令啊,DC中有这条指令!
发表于 2015-4-15 22:13:37 | 显示全部楼层
回复 15# 罗蒙


    set_clock_latency  or set_clock_gating_check
发表于 2017-6-7 16:57:33 | 显示全部楼层
因为icg放在中间导致为例,工具为了达到时序要求,会不会将icg优化掉
发表于 2017-8-10 15:20:40 | 显示全部楼层
回复 12# kay443
对于组合逻辑组成的clock gating结构可以这样检查时序。对于ICG需要如此设置么?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-19 15:56 , Processed in 0.084927 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表