在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2271|回复: 3

请教: FPGA和CPLD哪一个更适合进行20位乘法运算?

[复制链接]
发表于 2007-1-18 11:57:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
FPGA和CPLD哪一个更适合进行20位乘法运算?
 楼主| 发表于 2007-1-18 14:11:36 | 显示全部楼层

怎么没有人回复我呀?万分着急

怎么没有人回复我呀?万分着急
发表于 2007-1-18 20:39:24 | 显示全部楼层


原帖由 tyclr 于 2007-1-18 14:11 发表
怎么没有人回复我呀?万分着急


如果你只是用18×18的乘法器,而不是设计乘法器,可以用fpga里的ip core来实现你想要的功能,因为ip core一般来说比自己设计得好。

如果你是研究和设计乘法器。,建议用cpld,在厂家同时期推出的器件里,cpld一般会比fpga快些。用cpld做你的时序裕量会大些。
 楼主| 发表于 2007-1-23 15:54:04 | 显示全部楼层

谢谢版主

非常感谢版主!!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-28 02:01 , Processed in 0.015726 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表