clkgate求助

sding

项目中用到的库自己不带clkgate，综合时自己搭的。这个clkgate控制着9个大的mem，现在在eocounter里读进来时时序是满足的，但是一place就在clkgate上不满足了。自己搭的clkgate如何优化，有什么要求，用了下placeOptMode -clockgateAware true 貌似不行。还有latch和and直接有些被插了clkbuf，请高手指教有何方法，谢谢。

papertiger

自己摆，然后dont_touch。