在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2251|回复: 1

[原创] 再论set_input_delay

[复制链接]
发表于 2013-6-1 17:15:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
看到一个讨论set_input_delay的帖子,发现大家都觉得这是一个周期的比例值。很是诧异!
set_input_delay的值描述的是外部数据达到芯片输入接口,相对于launch时钟的delay值。
(1)当设置大型soc芯片接口的set_input_delay值,应该参照对接芯片的输出时序,来设置input_delay;或者按照接口协议时序要求
来设置input_delay;
(2)当是模块级别的综合,我们不清楚对接模块的时序如何,我们一般设置input_delay为周期60%,70%,进行过约,达到满足对接时序的目的;
(3)如果是小的asic芯片,我们还是要搞清楚外围电路的数据delay,来设置input-delay;

out_delay的设置原则类型,但是理解上可能稍有差别!

如果有不正确的地方,请大牛指正!
发表于 2013-6-2 14:23:04 | 显示全部楼层
正确的思路
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 21:34 , Processed in 0.021365 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表