DDR3 MIG Design SDRAM 问题求教，大神请进~~[已解决，添加path环境变量即可]

hongbutiao · 发表于 2013-5-14 15:19:18

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 hongbutiao 于 2013-5-15 13:35 编辑

我在使用 Spartan6 LX150T 评估板时，参考《Avnet S6LX150T Development Board DDR3 MIG Design 》中的参考设计，用 Xilinx Coregen Memory Interface Generator时，当 Generate core之后，用 S6LX150T_MIG_Design\DDR3_Design\example_design\par 目录下的批处理文件
ise_flow.bat后，再DOS中产生如下结果：