vhdl锁存器的引入

574920045 · 发表于 2013-5-7 15:12:09

您需要登录才可以下载或查看，没有账号？注册

×

vhdl中if else语句如何写引入锁存器啊？？？？

starsoi · 发表于 2013-5-7 19:57:06

Latch?

concurrent语句：
latch_out <= latch_in if latch_en = '1' else latch_out;

lordlion · 发表于 2013-5-8 14:21:04

锁存器建议直接用标准库的例化，用语句写的综合工具会引入不确定性，不可控

574920045 · 发表于 2013-5-10 15:45:22

回复 3# lordlion

是的，我通过语言描述的锁存器还跟综合有关，当我的芯片资源丰富的时候，可以引入锁存器，但是当芯片资源使用量过大的时候，锁存器被优化掉了，至于您说的方法不会啊！！！

lordlion · 发表于 2013-5-10 16:53:44

回复 lordlion

是的，我通过语言描述的锁存器还跟综合有关，当我的芯片资源丰富的时候，可以引入 ...
574920045 发表于 2013-5-10 15:45

登录/注册后可看大图

直接例化latch模块很容易的,不论你是asic flow 还是fpga flow,你的参考库里都要latch单元的,直接象例化自己的设计一样例化就行了=

lordlion · 发表于 2013-5-10 16:55:03

还有注意一定要十分清楚自己调用latch的目的和作用,latch这个小东西用不好要出人命的,建议除了一些固定的特殊语法上使用,轻易不用用latch

账号		自动登录	找回密码
密码			注册

[求助] vhdl锁存器的引入