在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3177|回复: 1

[原创] PLI1.0 programing

[复制链接]
发表于 2013-5-4 16:44:55 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
即使SV DPI的引入也不能完全替代PLI或VPI。 systemverilog是有局限性的,譬如在task或function的参数不接受verilog的object handler。所以无法获得verilog的structure信息。举一个例子,如何用systemverilog把一个未知模块的所有的output都强制赋值为X态?(模块随时可能更新它众多的端口,同时我们也不希望借助perl或者tcl)。
这就需要使用PLI。那就来看点资料吧 PLI_Programing.pdf (298.41 KB, 下载次数: 25 )
发表于 2013-5-29 13:58:19 | 显示全部楼层
下来学习,谢谢。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 14:57 , Processed in 0.020369 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表