怎么调整layout使得nmos的sca scb scc 等WPE参数变小

传说中的干饭王

   

cirand 发表于 2019-12-23 16:15
所有的mos管都是这样的，你可以试试改变OD2大小，然后重新提取RCX，看参数有什么变化

...

谢谢大哥，很有用，非常感谢~

文华46112

   

cirand 发表于 2014-4-18 18:17
对比过，在layout上，如果od只是刚好覆盖pmos 或者nmos管，那么提取出来的sca比较大，如果，OD覆盖mos超出 ...

请问OD在版图里是那个层次呢

Zhangzitai

   

文华46112 发表于 2023-6-1 11:15
请问OD在版图里是那个层次呢

smic 的TG 层，TG：IO2 thick gate OX area

文华46112

   

Zhangzitai 发表于 2023-7-19 15:07
smic 的TG 层，TG：IO2 thick gate OX area

感谢

yezii

大佬，想问一下这个最终怎么解决的吗？我也遇到了这个问题

Clang

   

Georgecc 发表于 2021-1-5 13:48
确实，将NMOS的OD2层四边都增加5um将会使得SCA降低10倍左右，确实能够降低sca、scb、scc的值。但是这改变 ...

增加5um会不会有点浪费面积？

Georgecc

   

Clang 发表于 2025-7-21 16:09
增加5um会不会有点浪费面积？

根据你电路的影响来评估，不一定要增加5um。你可以在后仿真的netlist中手动修改关注的管子的SCA、SCB、SCC，这样子确认降低到多少可以让后仿真结果能够满足需求，再去调整dummy的宽度这些。