LVS能过，pex提参时LVS过不了。

liumiao88588 · 发表于 2014-6-20 16:54:51

或许是VDD和GND的情况，在跑LVS的时候，你可能修改了LVS setup中的选项，例如将Connet 中选中了"Connect all nets by name",这是要在PEX的setup中也修改对应项，否则就会报错。。

dingran830 · 发表于 2014-12-16 15:09:21

有可能是你的原理图网表中的VCC GND没连通，我也遇到了同样的请款，单独做LVS没问题，做PEX就是不等，然后发现是原理图的GND，VCC没接通，手动加上全局变量就OK了，你可以试一试。

xxwan · 发表于 2015-6-24 15:20:25

也遇到过这种问题，用 smic065 工艺，Top 级的 LVS 过了，但是 PEX 的 LVS 没过。

解决：子模块中用到的“电源地”在 Top 级要引出 PIN（即便是top级下面内部LDO的输出，也要引出来）。

这可能是PEX rule里对电源地的理解有关。

单眼皮的乖女孩 · 发表于 2019-3-22 17:11:46

幸福的小彬发表于 2013-6-27 18:49
是不是有几套电源和地啊？如果是的话，有些要加屏蔽层。还有，可以看一下跑PEX调用的文件里的说明，看一下 ...

你好，我也出现了这种情况，我不同的电地之间加了GUARD RING，还是出现这种情况

tang66521 · 发表于 2019-3-23 13:38:30

单眼皮的乖女孩发表于 2019-3-22 17:11
你好，我也出现了这种情况，我不同的电地之间加了GUARD RING，还是出现这种情况

...

PEX里面 LVS option - Gates 选择turn off 就可以了

a104842708 · 发表于 2019-3-25 09:18:32

吧PEX的LVS关了

SClearner · 发表于 2021-1-28 16:33:11

colnie 发表于 2013-4-27 09:22
注意VDD和gnd,我以前也出现过这种情况

请问可以具体一点说明吗

不负时光 · 发表于 2021-1-28 16:53:38

我前几天也碰到这种情况了

小麓先森 · 发表于 2021-10-14 09:36:59

建议打开PEX里面的lVS报告，会有详细的错误问题，我遇到的情况是LVS和PEX的文件许可范围不一样，原理图有一个电容与版图尺寸误差，然后再PEX里面检查出来了。

xxyang2022 · 发表于 2023-2-16 17:48:47

tang66521 发表于 2019-3-23 13:38
PEX里面 LVS option - Gates 选择turn off 就可以了

请问这是什么原理我把这个关掉确实之前pex的lvs报错消失了

[求助] LVS能过，pex提参时LVS过不了。