IC设计流程

lightdeng666

集成电路按内部构成分类，有纯模拟芯片，如电源管理芯片；
纯数字芯片，如数字信号处理芯片；
混合信号芯片。以数模混合芯片的设计为例讲述设计流程，如果有不对的地方请到本站论坛批评指教：
数模混合芯片用数字部分实现芯片主体功能，模拟电路服务于数字电路功能的实现。
现阶段大多数数字电路芯片都用同步数字电路实现，少数手搭的异步数字电路芯片不在此文论述之列。
数字电路对模拟信号的依赖有两个方面：一时数字电路的时钟，二是数字电路与外围模拟世界的接口。
具体实现的方式，是锁相环（PLL）搭配晶振实现高质量时钟脉冲；
外围接口按输入接口和输出接口为ADC、DAC两大类，即模数转换器，数模转换器。
除此之外的模块都是为这两大类模拟模块服务的，如参考电压源，稳定电压模块，振荡器等。
通常说的模拟电路设计工程师大都集中于这两类模块的设计。
传统模拟电路的设计是按照规格定义的要求，选用已经用于工业的成熟的模块，组合形成满足于规格要求的电路，
用仿真软件，如HSPICE，SPECTRE仿真组合成的电路，验证各项指标，如果符合规格要求，则交付后端设计人员。
现阶段中国大陆模拟模块的创新少，创新的结构不多。因此，模拟电路设计人员的一项硬功夫，就是要熟背成熟的各类电路模块，
在需要的时候直接调用，不宜盲目求新求奇。线路图交给后端设计人员画好版图以后，可用寄生参数提取工具，提取出版图中的
寄生电阻和电容（没有电感），提取的电阻电容直接以SPICE的格式形成文本文件，结点与LVS中的原始原理图结点一致，因此，
将此RC文本文件直接在HSPICE的输入文件中INCLUDE进来，再次运行HPICE等，即完成所谓“后仿真”。后仿真合格后，版图可交付生产。
数字电路分全定制和硬件描述语言实现两种做法。全定制就是直接用基本门搭建电路，一般用在小规模的芯片上，可以节省面积，
优化性能，缺点是周期长，难度大，易出错。硬件描述语言是用VerilogHDL或VHDL作行为级功能描述
（Verilog有数据流描述，行为描述，结构化描述三种描述方式），使用Verilog编写的测试向量用Verilog仿真软件
（如Verilog-xl）作功能性仿真。仿真合格，则说明功能正确。下一步是将功能正确的HDL文件作物理实现。
以Verilog为例。行为级描述的Verilog是没有办法直接物理实现的。物理实现的途径是将行为级描述的功能用基本的
门电路搭建出来。Verilog的结构化描述方式支持晶体管级原语，门级原语，模块实例化原语三种结构化的描述方式，
只有结构化的描述方式的Verilog才能与门电路一一对应，称为门级结构化描述的Verilog，通常简称为门级Verilog。
将行为描述（行为级可实现寄存器传输级RTL，体系结构级，算法级三种级别，行为级一般在RTL级实现）的Verilog转化
为结构化描述（门级）的Verilog的过程，叫作“综合”（Synthesis），综合的工具叫Design Compile。综合后的门级
Verilog交给自动布局布工程师自动布局布线以后，生成版图。
将数字和模拟的版图整合（可在全定制版图工具中进行，也可以自动布局布线工具中进行）在一起，作全芯片的物理验证以后，交付生产。

liuwj5500

xuexiyixia xian!

gouihk

不错。

水啁啾

有用 学习中 谢谢

drakedog

很清楚，多谢

zhanghui110

bucuo

pxj0557

谢谢分享！！！

bpjhuang

感謝分享！

willywu

感謝分享~

jeffli123

感謝分享~