在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2527|回复: 3

[原创] setup and hold slack

[复制链接]
发表于 2013-4-21 10:16:40 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我在书中看到setup 和hold slack 可以为负,但是,两者slack总和要是正值,理解不了这句话,也想不到slack为负值的电路结构,  各位大神有知道的吗?还有说是it is common to have a negative min output delay requirement ,这句话我也不是很懂,希望各位大侠
  能够指点,不甚感激。。
 楼主| 发表于 2013-4-21 10:19:39 | 显示全部楼层
第二个问题我已懂了 ,谢谢大家~
发表于 2013-4-21 20:58:38 | 显示全部楼层
因为如果总和为负数的话 timing window不够 这样这条path永远都fix不掉的 个人理解 不知道对不对 呵呵
 楼主| 发表于 2013-4-22 11:24:41 | 显示全部楼层
回复 3# strivenbu


   对应的电路结构应该是怎样的呢 ?再比如:set_output_delay -max -1.0 -clock CLK1 ; set_output_delay -min 2 -clock CLK1  这种情况下,延迟最大值max 为负,最小min 为正,这是在输出同步的情况,这又该怎样理解呢 ? 谢谢讨论阿~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-6 08:52 , Processed in 0.019074 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表