在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2980|回复: 1

[求助] 想写一个10bit的理想DAC,用verilog-A的代码编写一直出错,

[复制链接]
发表于 2013-4-19 10:19:26 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

选用这个例子编写DAC,但一直报错说 genvar 不存在

选用这个例子编写DAC,但一直报错说 genvar 不存在
  genvar一直报错说不存在
有哪位大神指导这个是个什么错误么,或者单元库里的dac怎么改进才能用,以前没学习过verilog-A很多语法不太懂
发表于 2013-4-19 15:15:40 | 显示全部楼层
在ahdlLib中找dac8bit_ideal,把它修改成10bit的,应该比较容易
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 21:37 , Processed in 0.014984 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表