在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2951|回复: 4

[求助] 基于JTAG的DFT结构求教

[复制链接]
发表于 2013-4-10 10:08:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
小弟刚接触DFT,目前在做的一个设计里面使用到了MBIST、边界扫描及全扫描等方法,请问下各位大侠,他们与JTAG的连接方式是怎样的?
我的理解是芯片的IO PAD只有JTAG的接口,然后连接到内部的三条链,即一条MBIST、一条边界扫描链和芯片内核的全扫描链,JTAG的指令寄存器一次选择某一条链进行测试。请各位指教。
发表于 2013-4-10 15:15:48 | 显示全部楼层
你期望的答复是怎样的?
发表于 2013-6-20 21:59:47 | 显示全部楼层
也想知道tap在系统中是如何控制测试的?什么情况下进行boundary scan,什么时候进行内部逻辑cell的测试以及什么时候进行membist的测试。
发表于 2013-7-22 20:14:14 | 显示全部楼层
jtag有时是用来做debug的。它也可以用来做bsd,但和普通scan没关把
发表于 2013-7-29 21:41:50 | 显示全部楼层
123654
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-8 21:30 , Processed in 0.028188 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表