由SystemVerilog写的CPU，可用Quartus进行综合并测试

yiyu1234654 · 发表于 2013-4-10 01:00:02

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

代码全部由SystemVerilog完成，仿真已经测试通过，代码已经通过Quartus综合通过，已经进行测试亮点：
  1 逻辑代码全部为SystemVerilog写成,核心部分包含一个CPU和串口控制器
  2 代码中有一个C语言写成的汇编代码编译器，应用层的代码可以全部由汇编指令完成，编译成目标代码
  3 当CPU下到板子上的后，应用层的代码可以通过串口“下载”到FPGA的指令RAM中，然后CPU从指令RAM中
  4 代码中包含一个PPT，讲述了代码的设计过程
  5 代码有网络视频与之配套说明http://i.youku.com/u/UMTExNzExOTgw/videos

cpu_code_by_sv.tar.gz (7.04 MB, 下载次数: 853 )

chengweiquan · 发表于 2013-4-10 09:08:35

由SystemVerilog写的CPU

飞扬紫百合 · 发表于 2013-4-10 09:41:44

design with sv, good choice!

funningboy · 发表于 2013-4-12 20:44:15

回复 3# 飞扬紫百合

goood

quwer_wp · 发表于 2013-4-13 20:43:45

给力的很啊！！！

YULONGUTK · 发表于 2013-9-13 03:28:08

多谢老大！

juedizhilang · 发表于 2013-9-18 13:10:53

ding !!!!!!!!!!!

张闲 · 发表于 2013-10-2 16:36:31

好东西，谢谢分享

supermanqc · 发表于 2013-10-2 21:28:34

有个疑问，systemverilog写的代码占用的逻辑资源不太好评估吧，还是使用systemverilog做验证比较适合。

sweet_julia · 发表于 2013-10-5 16:31:51

谢谢分享~！！

[资料] 由SystemVerilog写的CPU，可用Quartus进行综合并测试

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2