【AMBA AHB总线专题讨论】

jiajie0628

原帖由 老扁 于 2008-11-26 15:42 发表

                               
登录/注册后可看大图

对每个slave的hready进行mux而来，mux的选择信号由地址译码产生

哦，这样就明白了，呵呵，谢谢！

jiajie0628

有没有人在用ARM的Emulation Baseboard + ARM core tile +Logic Tile 的啊？
有的话可以一起交流下噻

jiajie0628

对于slave的设计，有两个疑问：
第一、我想把Slave的功能做的简单一点，不需要split和Retry的功能，那这样的话，它会在什么情况下报Error呢？关于slave的响应，好像Spec写的不是很清楚
第二、在slave内部，是否需要根据AHB总线上的控制信息自己产生地址，在每次读写操作之前，先把内部产生的地址和Haddr的地址进行比对，如果一致则进行相应的操作，否则报错呢？还是说Slave充分信任Master传过来的任何控制和地址信息，内部并不进行比对操作呢？
还请老扁和各位大虾指点！谢谢！

老扁

原帖由 jiajie0628 于 2008-12-2 18:04 发表

                               
登录/注册后可看大图

对于slave的设计，有两个疑问：
第一、我想把Slave的功能做的简单一点，不需要split和Retry的功能，那这样的话，它会在什么情况下报Error呢？关于slave的响应，好像Spec写的不是很清楚
第二、在slave内部，是否需要根据AHB总线上的控制信息自己产生地址，在每次读写操作之前，先把内部产生的地址和Haddr的地址进行比对，如果一致则进行相应的操作，否则报错呢？还是说Slave充分信任Master传过来的任何控制和地址信息，内部并不进行比对操作呢？

1. 比如你在自己的地址空间里并没有总线地址要访问的设备。一般这些应该是软件错误造成的。
2.你当然可以做比较，也可以不做，可以根据系统可靠性的要求来定

ojane

学习ing

pw607

学到不少东西，说声谢谢！

yepizhou

原帖由 老扁 于 2008-4-28 09:44 发表

                               
登录/注册后可看大图

是这样。
另外axi没有共享总线那样的统一的一个仲裁的概念，只是在每个master或slave的interconnect端自我仲裁抉择。axi协议更确切地说是一个互连协议而非总线协议。

请问老扁，在AXI中，如果有2个或者多个Master同时要访问同一个Slave，在多个Master发出Valid信号后，Slave发出Ready响应后，我们怎么知道到底是哪个Master可以访问该Slave？是不是在访问时，master除了发出valid，还会发出其他的标志信号，比如ID等？如果真的会发出ID，那Slave怎么选择响应哪个MAster？谢谢老扁了！

老扁

原帖由 yepizhou 于 2009-1-4 13:12 发表

                               
登录/注册后可看大图

请问老扁，在AXI中，如果有2个或者多个Master同时要访问同一个Slave，在多个Master发出Valid信号后，Slave发出Ready响应后，我们怎么知道到底是哪个Master可以访问该Slave？是不是在访问时，master除了发出valid，还会发出其他的标志信号，比如ID等？如果真的会发出ID，那Slave怎么选择响应哪个MAster？谢谢老扁了！

我在前面讲过，AXI是互连协议不是总线协议，所以有几个master就会有几套valid和ready来和slave相连，slave做仲裁来选择和它通信的master。而ID的用途一般是用于interleave和outoforder传输的

yepizhou

原帖由 老扁 于 2009-1-5 21:12 发表

                               
登录/注册后可看大图

我在前面讲过，AXI是互连协议不是总线协议，所以有几个master就会有几套valid和ready来和slave相连，slave做仲裁来选择和它通信的master。而ID的用途一般是用于interleave和outoforder传输的

谢谢老扁！
1.   照你这么说，如果我有2个Master，就应该有2套valid和ready来和slave相连，那么slave是不是就应该有2个ready接口？如果master要同时访问（比如说同时进行写操作访问），那么slave的仲裁是不是我们在外面给他编程设置的？
2.  我们知道AXI有5个通道，每个通道都有自己的valid和ready信号，如果我使用单层的AXI总线，而在这个单层AXI上有多个master，那么在多个master进行同时访问同一个slave时（比如说同时进行写操作访问），每个master都会先在自己的写地址通道发出valid信号，而我们只有单层的AXI总线（也就是说我们只有单层的一个写地址通道），那么这么多个master发出valid，是不是会引起混乱？

xiaowei7001

哇  学了很多东西,谢谢阿扁和各位大虾的讲解,让我对AMBA总线有了更多的了解.