手机号码,快捷登录
找回密码
登录 注册
原帖由 老扁 于 2008-10-23 00:12 发表 登录/注册后可看大图 1. 大多数程序编译后应该都cache line对齐了,你可以写一些频繁随机访问不同地址空间的程序,使得程序在cache中总是miss,可能cache就会经常发wrap出来。 2. 这个应该跟ARM内部的cache控制器和编译器有关了,跟AM ...
举报
原帖由 wetwing 于 2008-10-23 09:33 发表 登录/注册后可看大图 老扁兄,你好!我问第二个问题不是因为我关心arm内部是如何处理的,而是因为如果在不连续的情况下地址仍然是一个接着一个出来的,那么在时序控制上我就要把处理节奏控制得更加紧凑以防止出错(因为我做的项目需要 ...
原帖由 jyzhang 于 2008-11-3 16:11 发表 登录/注册后可看大图 最近做了个ARM系统,bootload基本能跑起来, 现在想挂SDRAM跑操作系统,SDRAM Controller有了个原型,但是发现在AHB对SDRAM进行读的时候,时序太长,因为必须等待SDRAM的数据上来后hready才能拉高,根据协议master就停在那不动了,要是每个数据都这样,运行速度完全受制与SDRAM Controller。曾想过一个master的读请求,根据这个起始地址从SDRAM中连续读一串数据到cache中,后面在有请求的话就从cache中读数据。但是这种需要有个条件:读相当于要求软件的程序反映到硬件上读请求的地址是连续的,尽量不插入其它的操作。不知道这样是否可行。是否还有其它的方式来解决这个问题?还就是一般在AHB上挂SDRAM一般要求跑到多少M时跑操作系统比较顺畅?
原帖由 lgtyt 于 2008-11-7 20:23 发表 登录/注册后可看大图 我知道我知道我知道
本版积分规则 发表回复 回帖后跳转到最后一页
查看 »
小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2025-3-5 03:31 , Processed in 0.025587 second(s), 7 queries , Gzip On, Redis On.